

Oblasti koje dolaze na teorijski deo ispita iz LPRS1.

1. Osnovni prekidački elementi. Dioda, bipolarni transistor NPN, PNP, MOSFET N kanalni, P kanalni. Kriterijumi provođenja, odnosno isključenja.
2. Osnovna prekidačka kola.
3. Realna logička kola (sva realna log. Kola koja su predavana DRL I, ILI, RTL NILI, TTL NI, CMOS NE, NI, NILI, EXILI).
4. Bulova algebra, (minimizacija kombinacionih mreža, Karnoove mape, prepoznavanje logičkih šema i formiranje funkcije na osnovu šeme, formiranje logičke šeme na osnovu zadate funkcije).
5. Sabirač i njegova primena. Realizacija sabiranja i ostalih aritmetičkih operacija u VHDL-u.
6. Gray-ov kod.
7. SR Latch, obe realizacije (NI, NILI), evolucija ka DFF.
8. Taktovani DFF.
9. Sinhroni i asinhroni reset, implementacija u VHDL-u, bitne karakteristike.
10. Standardni logički tip signala u VHDL-u (moguće vrednosti, njih 9 sa načinima korišćenja).
11. Problemi u kombinacionim procesima u VHDL-u
  - a. Nepokriveni svi slučajevi uslovnih dodela, uzrokuju generisanje lečeva
  - b. Kombinatorna petlja, nije dozvoljena jer se gubi vremenski determinizam
  - c. Nepotpuna lista osetljivosti dovodi do neslaganja sinteze i simulacije
  - d. Multiple driver (isti signal se generiše u više od jednog procesa) – opasnost od kolizije na tom signalu
12. VHDL snippet – podrazumeva se poznavanje VHDL jezika tako da se može tumačiti segment VHDL koda, koja funkcija je implementirana, koji su eventualni propusti u datom kodu i slično.
13. Sekvencijalne mreže (Registri, brojači), serijsko-paralelna, paralelno-serijska konverzija.
14. Automati (Milijev, Murov)
  - a. Trougona minimizacija sekv. automata.
  - b. Prepoznavanje zadatog automata (tabelarno, matricno, grafovima), automat zadat na jedan od ova tri načina treba umeti predstaviti na druga dva.
15. Predstava brojeva u drugom komplementu, kao i neoznačena predstava. Predstava celih i frakcionih brojeva.
16. Primer jednostavnog procesora "SAP" nalik primeru rađenom na predavanjima.
17. Upravljačka jedinica tradicionalna hardverska realizacija kao kombinatorna mreža
18. Upravljačka jedinica mikroprogramska realizacija
19. LPRS1 procesor i njegov assembler.
20. Logičko projektovanje memorije
  - a. DRAM memorijska ćelija – način rada
  - b. SRAM memorijska ćelija – način rada

- c. Magistralni pristup memoriji, upotreba "Z" vrednosti u VHDL-u.

21. Vremenske karakteristike digitalnih kola

- a. Kombinatorna kola – critical path method CPM.
- b. Sekvencijalna kola – setup time constraint / hold time constraint
- c. Sekvencijalna kola – clock skew generalizacija za setup / hold

22. Prelazak između takt domena

- a. Multi flop sinhronizator
- b. Transfer više bitnog vektora korišćenjem signala dozvole (en) – četvrtka širin jedne periode takta.
- c. Transfer više bitnog vektora korišćenjem signala dozvole (en) čija vrednost se menja za svaki novi podatak – toggle princip.
- d. Upotreba FIFO memorije kao bafera između različitih takt domena.